《表2 FPGA综合报告》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于DFT滤波器组的低时延FPGA语音处理实现研究》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

系统设计采用Verilog语言描述，在Xilinx的Zynq7020型号FPGA上进行了实现.实现选取本文算法描述部分非对称综合窗设计法所分析的参数La=128，Ls=64，N=16，R=4，并设定语音采样率为fs=16k Hz.FPGA的综合报告如表2所示.为验证系统语音分析和综合的正确性并测试系统时延的性能，对系统的输出语音进行了PESQ语音客观质量测试[18]，并将WOLA并行结构DFT滤波器组系统与串行WOLA结构DFT滤波器组在FPGA实现上的系统总时延进行对比.