《表2 不同基准电路结点信号概率分布》
对大多数逻辑电路,我们都可以假设输入信号互不相关且输入为高电平的概率为0.5(即Phigh=0.5)。当然,如果设计者需要根据给定电路采用其他合理的概率值,那么也可以通过模拟输入负载来实现。对于ISCAS电路,结点数按Phigh分配在表2中给出。
图表编号 | XD0013625000 严禁用于非法目的 |
---|---|
绘制时间 | 2018.04.28 |
作者 | 宋依青、严佳倩 |
绘制单位 | 常州工学院计算机信息工程学院、常州工学院计算机信息工程学院 |
更多格式 | 高清、无水印(增值服务) |