《表4 神经网络FPGA加速器比较》
提示:宽带有限、当前游客访问压缩模式
本系列图表出处文件名:随高清版一同展现
《基于ARM+FPGA平台的二值神经网络加速方法研究》
表4比较了本文与文献中发现的最前沿的FPGA加速器实现方案,表中的对应数字都是从对应的文献中检索得到的。其中对比的平台有两个是相同的设备(均为Zed Board型号),另一个对比较大容量的FPGA。本文的BNN加速器在吞吐量方面超越了目前最好的FPGA加速器,并且更加节省资源和能源。最终的数据结果证明了BNN在算法实现上比CNN更适合在FPGA上实现,它能更加有效地利用硬件资源。
图表编号 | XD00133924800 严禁用于非法目的 |
---|---|
绘制时间 | 2020.03.01 |
作者 | 孙孝辉、宋庆增、金光浩、姜文超 |
绘制单位 | 天津工业大学计算机科学与技术学院、天津工业大学计算机科学与技术学院、天津工业大学计算机科学与技术学院、广东工业大学计算机学院 |
更多格式 | 高清、无水印(增值服务) |