《表1 系统仿真参数配置表》
按照可重构阵列处理器的设计原理搭建仿真模型平台,FPGA的时钟为100 MHz,时钟周期为10 ns。在该仿真平台上,对接收端检测算法进行并行化映射,首先按照系统配置的仿真参数进行配置。仿真参数是根据LTE协议的标准制定的,如表1所示。
图表编号 | XD00130053200 严禁用于非法目的 |
---|---|
绘制时间 | 2020.01.28 |
作者 | 张新、王瑜、山蕊、王昱、吴皓月 |
绘制单位 | 西安邮电大学电子工程学院、西安邮电大学电子工程学院、西安邮电大学电子工程学院、西安邮电大学计算机学院、西安邮电大学电子工程学院 |
更多格式 | 高清、无水印(增值服务) |